# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-168513

(43)Date of publication of application: 22.06.1999

(51)Int.CI.

H04L 25/49 H04L 25/02 H04L 25/38 // H04L 7/00

(21)Application number: 10-244169

(71)Applicant:

SAMSUNG ELECTRON CO LTD

(22)Date of filing:

28.08.1998

(72)Inventor:

KIM GWANG-MYUNG

(30)Priority

Priority number : 97 9742213

Priority date: 28.08.1997


Priority country: KR

### (54) DATA TRANSMISSION RECEPTION CIRCUIT AND ITS METHOD

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide the data transmission reception circuit that decreases an electromagnetic interference EMI radiation produced in the data transmission.

SOLUTION: The circuit is provided with a 1st data transmission terminal T1, a 2n data transmission terminal T2, a conversion section 140 that converts data into a single pulse signal and its complementary signal and provides an output of them through the 1st and 2nd data transmission terminals T1, T2, and a decoding section that receives data converted into pulse signals through the 1st and 2nd data transmission terminals T1, T2 to decode the data based on information resulting from a width of a 2nd pulse. The pulse width of the single pulse signal is a 1st pulse width indicating start of transmission and the 2nd pulse width corresponding to an absolute value of the data.



#### **LEGAL STATUS**

[Date of request for examination]

23.04.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平11-168513

(43)公開日 平成11年(1999)6月22日


(51) Int.Cl. <sup>6</sup>	識別記号	FΙ		
H04L 25/49		H04L 25/	<b>'</b> 49	Н
25/02		25/	'02	v
25/38		25/		В
# H04L 7/00			7/00 Z	
	_	審査請求	未請求 讃求項の	数44 OL (全 16 頁)
(21)出願番号	<b>特願平10-244169</b>	(71)出顧人 3	(71)出願人 390019839 三星電子株式会社	
		_   =		
(22)出願日	平成10年(1998) 8 月28日	7	大韓民国京畿道水原市八達区梅雞洞416	
		(72)発明者 🔞	金 光明	
(31)優先権主張番号	1997 42213	7	大韓民国京畿道龍仁市起興邑農西里山24・	
(32)優先日	1997年8月28日	4	49-900	
(33)優先権主張国	韓国 (KR)	(74)代理人 乡	仲理士 志賀 正道	武 (外1名)

# (54) 【発明の名称】 データ送受信回路及びその方法

#### (57)【要約】

減少させることができるデータ送受信回路を提供する。 【解決手段】 第1データ伝送端子T1と、第2データ 伝送端子T2と、データを単一のパルス信号及びその相 補的な信号に変換して第1及び第2データ伝送端子T 1, T2を通じて出力するための変換部140と、第1 及び第2伝送端子T1, T2を通じてパルス信号として 変換されたデータを受け入れ、第2パルス幅からデータ を復元するための復元部とを備えていることを特徴とす る。

【課題】 データ伝送する際に発生されるEMI放射を



#### 【特許請求の範囲】

【請求項1】 並列に提供されるデータを直列に送信するためのデータ送信回路において、

前記並列に提供されるデータを単一のパルス信号及びそ の相補的な信号に変換するための変換部と、

前記単一のパルス信号を出力する第1データ伝送端子及び、

前記相補的な信号を出力する第2データ伝送端子を具備 1

前記単一のパルス信号のパルス幅は送信開示を表示する 第1パルス幅と前記データの絶対値に対応される第2パ ルス幅を持つことを特徴とするデータ送信回路。

【請求項2】 前記データの値が0である時、前記第2パルス幅は0であるこを特徴とする請求項1に記載のデータ送信回路。

【請求項3】 前記データの値が0ではない時、前記第2パルス幅は、1のデータ値を表示する単位パルス信号の幅に比例することを特徴とする請求項2に記載のデータ送信回路。

【請求項4】 前記第1パルス幅と前記単位パルス信号 20 の幅は同一なことを特徴とする請求項3に記載のデータ 送信回路。

【請求項5】 前記第1パルス幅と前記単位パルス信号 の幅は相違なことを特徴とする請求項3に記載のデータ 送信回路。

【請求項6】 前記第1パルスと前記単位パルスは同一な位相を持つことを特徴とする請求項4または5に記載のデータ送信回路。

【請求項7】 前記第1パルスは0のデータ値を示すことを特徴とする請求項6に記載のデータ送信回路。

【請求項8】 前記変換部は、前記データを受け入れ前 記データの値に前記第1パルスに該当するデータの値を 付加し、前記パルス信号及びその相補信号が有効な信号 として送信されたことを知らせるアクナリジ信号が受信 されたかの可否を判別するためのデータ処理手段と、

前記データ処理手段から前記付加されたデータを受け入れ、付加されたデータを前記パルス信号に符号化するためのエンコーダと、

前記パルス信号を受け入れ前記パルス信号及びその相補 的な信号を同時に出力するための出力手段とを含むこと を特徴とする請求項1に記載のデータ送信回路。

【請求項9】 前記エンコーダは、前記付加されたデータが入力される時、第1及び第2制御信号を発生する制御信号発生手段と、

前記付加されたデータの値を貯蔵するための貯蔵手段と、前記単位パルス幅に同期されるようにクロック信号を分周するための分周手段と、

前記第1制御信号が印加される時、初期化されるカウン ターと、

前記第2制御信号に応答して前記分周手段により分周さ

れた前記クロック信号を前記カウンターの活性化信号として供給するためのスイッチと、

前記カウンターによりカウントされた値と貯蔵手段に貯蔵されたデータの値を比較して前記パルス信号を出力する比較器とを備え、

前記比較器は、前記カウンターが初期化される時に前記パルス信号を第1レベルから第2レベルに遷移させ、また、前記カウントされた値と前記貯蔵手段に貯蔵されたデータの値と一致する時に前記パルス信号を第2レベルから第1レベルに遷移させ、

前記パルス信号が第2レベルから第1レベルに遷移される時、前記スイッチをスイッチーオフさせるためのスイッチ非活性化信号を出力するスイッチ非活性化手段をさらに備えていることを特徴とする請求項7または8に記載のデータ送信回路。

【請求項10】 単一のパルス信号を受け入れるための 第1データ受信端子と、

前記単一のパルス信号の相補的な信号を受け入れるため の第2データ受信端子と、

20 前記単一のパルス信号を入力してデータの送信開示を表示する第1パルス幅と前記データの絶対値に対応される第2パルス幅を持つデータに復元するための復元部とを含むデータ受信回路。

【請求項11】 前記データの値が0である時、前記第 2パルス幅は0である請求項10に記載のデータ受信回 路。

【請求項12】 前記データの値が0ではない場合、前記第2パルス幅は1のデータ値を表示する単位パルス信号の幅に比例する請求項11に記載のデータ受信回路。

30 【請求項13】 前記第1パルス幅と前記単位パルス信号の幅は同一である請求項12に記載のデータ受信回

【請求項14】 前記第1パルス幅と前記単位パルス信号の幅は相違する請求項12に記載のデータ受信回路。

【請求項15】 前記第1パルスと前記単位パルスは同一な位相を持つ請求項13または14に記載のデータ受信回路。

【請求項16】 前記第1パルスは0のデータ値を示す 請求項15に記載のデータ受信回路。

40 【請求項17】 前記復元部は、前記第1データ受信端子を通じて前記単一のパルス信号を受け入れ、前記単一のパルス信号に対応されるデータの値に変換するための第1デコーダーと、

前記第2データ受信端子を通じて前記パルス信号の相補 的な信号を受け入れ、それに対応されるデータの値に変 換するための第2デコーターと、

前記変換されたデータの値が一致する時、前記第2パルス幅から前記データを復元し、そして、前記パルス信号が有効な信号として受信されたかの可否を示すアクナリ

50 ジ信号を前記端子中、少なくとも一つを通じて出力する

" 3

データ処理手段とを含む請求項10に記載のデータ受信 回路。

【請求項18】 前記第1デコーダーは、前記単位パル ス信号に同期されるようにクロック信号を分周するため の第1分周手段と、

前記パルス信号に応答して前記第1分周手段により分周 された前記クロック信号によりカウント動作を始める第 1カウンターとを備え、

前記第1カウンターは、前記パルス信号が第1レベルか ら第2レベルに遷移される時に活性化され、また、前記 10 受信回路。 パルス信号が第2レベルから第1レベルに遷移される時 に非活性化され、

前記第1カウンターが非活性化される時、最終的にカウ ントされた値を貯蔵するための第1貯蔵手段をさらに備 えていることを特徴とする請求項17に記載のデータ受 信回路。

【請求項19】 前記第2デコーダは、前記単位パルス 信号に同期されるように前記クロック信号を分周するた めの第2分周手段と、

前記パルス信号の相補的な信号に応答して前記第2分周 手段により分周された前記クロック信号によりカウンタ 一動作を始める第2カウンターとを備え、

前記第2カウンターは、前記相補信号が第2レベルから 第1レベルに遷移される時に活性化され、また、前記相 補信号が第1レベルから第2レベルに遷移される時に非

前記第2カウンターが非活性化される時、最終的にカウ ントされた値を貯蔵するための第2貯蔵手段をさらに備 えていることを特徴とする請求項17または18に記載 のデータ受信回路。

【請求項20】 前記アクナリジ信号はパルスに出力さ れる請求項17に記載のデータ受信回路。

【請求項21】 外部の回路とデータを送信及び受信す るデータ送受信回路において、

第1データ端子と、第2データ端子と、前記外部の回路 にデータを送信する中には並列のデータをこのデータ値 に対応する単一のパルス信号及びその相補的な信号に変 換して第1及び第2データ端子を通じて各々出力するた めの変換手段と、

前記外部の回路からデータを受信する中には、前記第1 及び第2データ端子を通じて前記単一のパルス信号及び その相補的な信号を各々入力してデータの送信開示を表 示する第1パルス幅と前記データの絶対値に対応される 第2パルス幅を持つデータに復元するための復元手段を 含むデータ送受信回路。

【請求項22】 前記データの値が0である時、第2パ ルス幅は0である請求項21に記載のデータ送受信回 路。

【請求項23】 前記データの値が0ではない時、前記 第2パルス幅は1のデータ値を表示する単位パルス信号

4 の幅に比例する請求項22に記載のデータ送受信回路。

【請求項24】 前記第1パルス幅と前記単位パルス信 号の幅は同一である請求項23に記載のデータ送受信回

【請求項25】 前記第1パルス幅と前記単位パルス信 号の幅は相違である請求項23に記載のデータ送受信回

【請求項26】 前記第1パルスと前記単位パルスは同 一な位相を持つ請求項24または25に記載のデータ送

【請求項27】 前記第1パルスは0のデータ値を示す 請求項26に記載のデータ送受信回路。

【請求項28】 前記変換手段は、前記データを受け入 れ前記データの値に前記第1パルスに該当するデータの 値を付加し、前記出力されたパルス信号及びその相補信 号が有効な信号として送信されたかを知らせるアクナリ ジ信号が受信されたかの可否を判別するための第1デー タ処理手段と、

前記付加されたデータを受け入れて前記付加されたデー タをパルス信号に符号化するためのエンコーダと、

前記パルス信号を受け入れ前記パルス信号及びその相補 的な信号に同時に出力する手段とを含む請求項21に記 哉のデータ送受信回路。

【請求項29】 前記エンコーダは、前記付加されたデ ータが入力された時、第1及び第2制御信号を発生する 制御信号発生手段と、

前記付加されたデータの値を貯蔵するための第1貯蔵手 段と、

前記単位パルス信号に同期されるようにクロック信号を 分周するための第1分周手段と、 30

前記第1制御信号が印加される時、初期化される第1カ ウンターと、

前記第2制御信号に応答して前記第1分周手段により分 周された前記クロック信号を前記第1カウンターの活性 化信号として供給するための第1スイッチと、

前記第1カウンターによりカウントされた値と前記第1 貯蔵手段に貯蔵されたデータの値を比較して前記パルス 信号を出力する第1比較器とを備え、

前記第1比較器は、前記第1カウンターが初期化される 40 時に前記パルス信号を第1レベルから第2レベルに遷移 させ、また、前記カウントされた値と前記貯蔵手段に貯 蔵されたデータの値が一致する時に前記パルス信号を第 2レベルから第1レベルに遷移させ、

前記パルス信号が第2レベルから第1レベルに遷移され る時、前記スイッチをスイッチーオフさせるためのスイ ッチ非活性化信号を出力するスイッチ非活性化手段をさ らに備えていることを特徴とする請求項27または28 に記載のデータ送受信回路。

【請求項30】 前記復元手段は前記第1データ伝送端 50 子を通じて前記パルス信号を受け入れ、前記パルス信号

" 5

に対応されるデータの値に変換するための第1デコーダ と、

前記第2データ伝送端子を通じて前記相補信号を受け入れ前記相補信号に対応されるデータの値に変換するための第2デコーダと、

前記変換されたデータの値が一致する時、前記第2パルス幅から前記データを復元し、そして、前記パルス信号が有効な信号として受信されたかの可否を示すアクナリジ信号を前記端子中、一つを通じて出力する第2データ処理手段とを含む請求項29に記載のデータ送受信回路。

【請求項31】 前記第1デコーダーは、前記単位パルス信号に同期されるようにクロック信号を分周するための第2分周手段と、

前記パルス信号に応答して前記第2分周手段により分周 された前記クロック信号によりカウント動作を始める第 2カウンターとを備え、

前記第2カウンターは、前記パルス信号が第1レベルから第2レベルに遷移される時に活性化され、また、前記パルス信号が第2レベルから第1レベルに遷移される時に非活性化され、

前記第2カウンターが非活性化される時、最終的にカウントされた値を貯蔵するための第2貯蔵手段をさらに備えていることを特徴とする請求項30に記載のデータ送受信回路。

【請求項32】 前記第2デコーダーは、前記単位パルス信号に同期されるように前記クロック信号を分周するための第3分周手段と、

前記相補信号に応答して前記第3分周手段により分周された前記クロック信号によりカウント動作を始める第3 カウンターとを備え、

前記第3カウンターは、前記相補信号が第2レベルから 第1レベルに遷移される時に活性化され、また、前記相 補信号が第1レベルから第2レベルに遷移される時に非 活性化され、

前記第3カウンターが非活性化される時、最終的にカウントされた値を貯蔵するための第3貯蔵手段をさらに備えていることを特徴とする請求項30または31に記載のデータ送受信回路。

【請求項33】 前記アクナリジ信号はパルスに出力される請求項32に記載のデータ送受信回路。

【請求項34】 データを処理するためのデータ処理部と.

前記処理されたデータを単一のパルス信号及びその相補 的な信号に変換するための変換部と、

前記単一のパルス信号を出力する第1データ伝送端子 と、

前記相補信号を出力する第2データ伝送端子とを具備 1.

前記単一のパルス信号の幅は送信開示を表示する第1パ 50 含むことを特徴とする請求項38に記載のデータ送信方

ルス幅と前記データの絶対値に対応される第2パルス幅 を持つ集積回路。

【請求項35】 送信開示を表示する第1パルス幅と送信されるデータの絶対値に対応される第2パルス幅を持つ単一のパルス信号に変換された前記データを受け入れるための第1データ受信端子と、

前記パルス信号の相補的な信号を受け入れるための第2 データ受信端子と、

前記第2パルス幅から前記データを復元するための復元 10 部と、

前記復元されたデータを処理するためのデータ処理部とを含む集積回路。

【請求項36】 第1データ端子と、第2データ端子と、データをそのデータ値に対応するパルス幅を持つ単一のパルス信号及びその相補的な信号に変換して前記第1及び第2データ端子を通じて出力する変換部と、

前記第1及び第2データ端子を通じて前記単一のパルス 信号及び相補的な信号を各々受け入れ、前記単一のパル ス信号のパルス幅に対応するデータに復元するための復 元部と、

前記復元されたデータ及び伝送されたデータを処理する ためのデータ処理部とを含み、

前記復元されたデータは送信開示を表示する第1パルス幅と前記データの絶対値に対応される第2パルス幅を持つデータ送受信用集積回路。

【請求項37】 第1及び第2データ伝送端子を具備したデータ送信回路のデータ送信方法において、

並列のデータを発生する段階と、

前記並列のデータをそのデータの値に対応されるパルス 幅を持つ単一のパルス信号に変換する段階と、

前記パルス信号の相補的な信号に出力する段階と、

前記パルス信号及びその相補的な信号を前記第1及び第2データ伝送端子を通じて同時に出力する段階とを含むことを特徴とするデータ送信方法。

【請求項38】 前記変換段階は、前記データの伝送有無を判別する段階と、前記判別段階の結果として伝送するデータがない時、前記判別段階を再遂行する段階と、前記判別段階の結果として伝送するデータがある時、前記データの値に対応されるパルス幅を計算する段階と、

の 前記計算された幅のパルス信号を発生する段階とを含む ことを特徴とする請求項37に記載のデータ送信方法。

【請求項39】 前記パルス信号を発生する段階は、 前記計算されたパルス幅に該当するデュレーションが経 過したかの可否を判別する段階と、

前記判別段階の結果として該当するデュレーションが経過しなかった場合、前記パルス発生段階に進行する段階 と

前記判別段階の結果として該当するデュレーションが経過した場合、前記パルス信号の発生を中断する段階とを含むことを修復しまる該世界である。

6 値に

40

• 7

法。

【請求項40】 前記パルス信号及びその相補信号が正確に伝送されたことを知らせるアクナリジ信号が受信されたかの可否を判別する段階を付加的に含んで、前記判別段階の結果として受信されなかった場合、前記パルス発生段階に進行する段階及び前記判別段階の結果として受信された場合、前記データの伝送有無を判別する段階に進行する段階を遂行することを特徴とする請求項38に記載のデータ送信方法。

【請求項41】 第1及び第2データ伝送端子を具備したデータ受信回路のデータ受信方法において、

データの送信開示を表示する第1パルス幅とデータの絶対値に対応される第2パルス幅を持つ単一のパルス信号及びその相補信号を前記第1及び第2データ伝送端子を通じて同時に受信する段階及び、

前記第2パルス幅から前記データを復元する段階を含む データ受信方法。

【請求項42】 前記受信段階は、データ伝送開示を知らせる信号が検出されたかの可否を判別する段階と、

前記判別段階で前記伝送開示信号が検出されなかった場 20 合、判別段階に進行する段階と、

前記判別段階で前記伝送開示信号が検出された場合、パルス信号及びその相補信号を受信する段階と、

前記受信されたパルス信号及びその相補信号の伝送終了 の情報が受信されたかの可否を判別する段階と、

前記判別段階の結果として前記伝送終了の情報が受信されなかった場合、前記受信段階に進行する段階と、

前記判別段階の結果として前記伝送終了の情報が受信された場合、前記復元段階に進行する段階とを含むことを 特徴とする請求項41に記載のデータ受信方法。

【請求項43】 前記復元段階は、前記パルス信号及び その相補信号のパルス幅を計算する段階と、

前記パルス信号の幅と前記相補信号の幅が同一であるか を判別する段階と、

前記判別段階の結果として同一する場合、前記パルス信号あるいは前記相補信号をデータに再生する段階と、

前記パルス信号が有効する信号として伝送されたことを 知らせる前記アクナリジ信号を発生する段階と、

前記判別段階の結果として同一ではない場合、前記パルス信号をエラー処理して終了する段階とを含むことを特徴とする請求項42に記載のデータ受信方法。

【請求項44】 第1及び第2データ伝送端子を備えた データ送受信回路のデータ送受信方法において、 データを発生する段階と、

前記データをそのデータの値に対応されるパルス幅を持つ単一のパルス信号に変換する段階と、

前記パルス信号の相補的な信号に出力する段階と、

パルス信号及びその相補的な信号を第1及び第2データ 伝送端子を通じて同時に出力する段階と、

前記第1及び第2データ伝送端子を通じて前記パルス信 50

号及びその相補的な信号を受信する段階と、

前記受信されたパルス信号及び前記相補信号中、一つを 第2パルス幅から前記データに復元する段階とを含むこ とを特徴とするデータ送受信方法。

8

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はデータ送受信回路及びその方法に関するものであり、具体的には一つのパルス信号の長さにより伝送データを表示して送受信するためのデータ送受信回路及びその方法に関するものである。

#### [0002]

【従来の技術】データが一つの集積回路(integrated c ircuit: IC)又は集積回路の間で直列に伝送される時、一般的に同期入出力(synchronous input/output)方式、UART(universal asynchronous receiver/tran smitter)方式、I<sup>2</sup>CBUS方式等が利用されている。

【0003】同期入出力方式は同期を合わせるためのクロックライン(clock line)と、データの伝送のためのデータライン(data line)を要求する。すなわち、データ伝送のために基本的に二つのラインを必要とする。そして、方式はいろいろな集積回路(ICs)の間のデータ送受信のために該当する集積回路をインエーブル/ディスエーブル(enable/disable)するための余分のラインと、直列にデータを送受信するための専用のコントローラーブロック(control block)、すなわち、送受信回路(receiver/transmitter circuit)を必要とする。

【0004】UART方式も直列にデータを送受信するための専用の送受信回路を必要とし、データ送受信速度が制限される短所を持っている。そして、 $I^2CBUS$ 方式も直列にデータを送受信するための専用の送受信回路を必要とする。

【0005】上述した通信方式を採用した送受信回路を含む集積回路が具現される時、送受信回路が集積回路のチップ内で占める面積が大きいという問題点を持っている。その上、通信方式を採用した集積回路においては、クロックラインあるいはデータラインの状態が変わる時、EMI(Electromagnetic Interfernece)ノイズが放射される問題点を持っている。

【0006】一方、送信されたデータを受信側で有効な信号(valid signal)に受信したかを確認するためには、一般的にパリティ(parity)を利用してエラーを検出する方法あるいは送信するデータの歩数値を共に送信して受信側でこれを確認してエラーを検出する方法が使われてきた。しかし、このようなエラー検出方法はエラーを確認するための複雑な機能を持つ専用の送受信回路により達成されることができるが、又、そのエラー検出方法そのものの体系が非常に複雑な問題点があった。

#### [0007]

【発明が解決しようとする課題】従って、本発明の目的

は、データ伝送する時、発生されるEMI放射を減少させることができるデータ送受信回路及びその方法を提供することである。

【0008】本発明の他の目的は高集積可能なデータ送 受信回路を提供することである。

【0009】本発明の他の目的は伝送データが有効な信号として伝送されたかの可否を早く簡単に確認することができるデータ送受信回路及びその方法を提供することである。

## [0010]

【課題を解決するための手段】上述したように目的を達成するための本発明の一つの特徴によると、並列に提供されるデータを直列に送信するためのデータ送信回路において、並列に提供されるデータを単一のパルス信号及びその相補的な信号に変換するための変換部と、単一のパルス信号を出力する第1データ伝送端子及び、相補的な信号を出力する第2データ伝送端子を具備し、単一のパルス信号のパルス幅は送信開示を表示する第1パルス幅とデータの絶対値に対応される第2パルス幅を持つことを特徴とする。

【0011】この特徴において、データの値が0である時、第2パルス幅は0であるこを特徴とする。

【0012】この特徴において、データの値が0ではない時、第2パルス幅は1のデータ値を表示する単位パルス信号の幅に比例することを特徴とする。

【0013】この特徴において、第1パルス幅と単位パルス信号の幅は同一なことを特徴とする。

【0014】この特徴において、第1パルス幅と単位パルス信号の幅は相違なことを特徴とする。

【0015】この特徴において、第1パルス幅と単位パ 30 ルスは同一な位相を持つことを特徴とする。

【0016】この特徴において、第1パルスは0のデータ値を示すことを特徴とする。

【0017】この特徴において、変換部はデータを受け入れデータの値に第1パルスに該当するデータの値を付加し、パルス信号及びその相補信号が有効な信号として送信されたことを知らせるアクナリジ信号が受信されたかの可否を判別するためのデータ処理手段と、データ処理手段から付加されたデータを受け入れ、付加されたデータをパルス信号に符号化するためのエンコーダと、パルス信号を受け入れパルス信号及びその相補的な信号を同時に出力するための出力手段とを含むことを特徴とする。

【0018】この特徴において、エンコーダは、付加されたデータが入力される時、第1及び第2制御信号を発生する制御信号発生手段と、付加されたデータの値を貯蔵するための貯蔵手段と、単位パルス幅に同期されるようにクロック信号を分周するための分周手段と、第1制御信号が印加される時、初期化されるカウンターと、第2制御信号に応答して分周手段により分周されたクロッ

ク信号をカウンターの活性化信号として供給するためのスイッチと、カウンターによりカウントされた値と貯蔵手段に貯蔵されたデータの値を比較してパルス信号を出力する比較器とを備え、比較器は、カウンターが初期化される時にパルス信号を第1レベルから第2レベルに遷移させ、また、カウントされた値と貯蔵手段に貯蔵されたデータの値と一致する時にパルス信号を第2レベルから第1レベルに遷移させ、パルス信号が第2レベルから第1レベルに遷移される時、スイッチをスイッチーオフ10 させるためのスイッチ非活性化信号を出力するスイッチ非活性化手段をさらに備えていることを特徴とする。

10

【0019】本発明の他の特徴によると、単一のパルス信号を受け入れるための第1データ受信端子と、単一のパルス信号の相補的な信号を受け入れるための第2データ受信端子と、単一のパルス信号を入力してデータの送信開示を表示する第1パルス幅とデータの絶対値に対応される第2パルス幅を持つデータに復元するための復元部とを含む。

【0020】この特徴において、データの値が0である 20 時、第2パルス幅は0である。

【0021】この特徴において、データの値が0ではない場合、第2パルス幅は1のデータ値を表示する単位パルス信号の幅に比例する。

【0022】この特徴において、第1パルス幅と単位パルス信号の幅は同一である。

【0023】この特徴において、第1パルス幅と単位パルス信号の幅は相違する。

【0024】この特徴において、第1パルスと単位パルスは同一な位相を持つ。

30 【0025】この特徴において、第1パルスは0のデータ値を示す。

【0026】この特徴において、復元部は、第1データ受信端子を通じて単一のパルス信号を受け入れ、単一のパルス信号に対応されるデータの値に変換するための第1デコーダーと、第2データ受信端子を通じてパルス信号の相補的な信号を受け入れ、それに対応されるデータの値に変換するための第2デコーターと、変換されたデータの値が一致する時、第2パルス幅からデータを復元し、そして、パルス信号が有効な信号として受信されたかの可否を示すアクナリジ信号を端子中、少なくとも一つを通じて出力するデータ処理手段とを含む。

【0027】この特徴において、第1デコーダーは、単位パルス信号に同期されるようにクロック信号を分周するための第1分周手段と、パルス信号に応答して第1分周手段により分周されたクロック信号によりカウント動作を始める第1カウンターとを備え、第1カウンターは、パルス信号が第1レベルから第2レベルに遷移される時に活性化され、また、パルス信号が第2レベルから第1レベルに遷移される時に非活性化され、第1カウンターが非活性化される時、最終的にカウントされた値を

貯蔵するための第1貯蔵手段をさらに備えている。

【0028】この特徴において、第2デコーダは、単位パルス信号に同期されるようにクロック信号を分周するための第2分周手段と、パルス信号の相補的な信号に応答して第2分周手段により分周されたクロック信号によりカウンター動作を始める第2カウンターとを備え、第2カウンターは、相補信号が第2レベルから第1レベルに遷移される時に活性化され、また、相補信号が第1レベルから第2レベルに遷移される時に非活性化され、第2カウンターが非活性化される時、最終的にカウントされた値を貯蔵するための第2貯蔵手段をさらに備えている。

【0029】この特徴において、アクナリジ信号はパルスに出力される。

【0030】本発明の他の特徴によると、外部の回路とデータを送信及び受信するデータ送受信回路において、第1データ端子と、第2データ端子と、外部の回路にデータを送信する中には並列のデータをこのデータ値に対応する単一のパルス信号及びその相補的な信号に変換して第1及び第2データ端子を通じて各々出力するための変換手段と、外部の回路からデータを受信する中には、第1及び第2データ端子を通じて単一のパルス信号及びその相補的な信号を各々入力してデータの送信開示を表示する第1パルス幅とデータの絶対値に対応される第2パルス幅を持つデータに復元するための復元手段を含む。

【0031】この特徴において、データの値が0である 時、第2パルス幅は0である。

【0032】この特徴において、データの値が0ではない時、第2パルス幅は1のデータ値を表示する単位パルス信号の幅に比例する。

【0033】この特徴において、第1パルス幅と単位パルス信号の幅は同一である。

【0034】この特徴において、第1パルス幅と単位パルス信号の幅は相違である。

【0035】この特徴において、第1パルスと単位パルスは同一な位相を持つ。

【0036】この特徴において、第1パルスは0のデータ値を示す

【0037】この特徴において、変換手段は、データを受け入れデータの値に第1パルスに該当するデータの値を付加し、出力されたパルス信号及びその相補信号が有効な信号として送信されたかを知らせるアクナリジ信号が受信されたかの可否を判別するための第1データ処理手段と、付加されたデータを受け入れるために付加されたデータをパルス信号に符号化するためのエンコーダと、パルス信号を受け入れパルス信号及びその相補的な信号に同時に出力する手段とを含む。

【0038】この特徴において、エンコーダは、付加されたデータが入力された時、第1及び第2制御信号を発 50

生する制御信号発生手段と、付加されたデータの値を貯 蔵するための第1貯蔵手段と、単位パルス信号に同期さ れるようにクロック信号を分周するための第1分周手段 と、第1制御信号が印加される時、初期化される第1カ ウンターと、第2制御信号に応答して第1分周手段によ り分周されたクロック信号を第1カウンターの活性化信 号として供給するための第1スイッチと、第1カウンタ 一によりカウントされた値と第1 貯蔵手段に貯蔵された データの値を比較してパルス信号を出力する第1比較器 とを備え、第1比較器は、第1カウンターが初期化され る時にパルス信号を第1レベルから第2レベルに遷移さ せ、また、カウントされた値と貯蔵手段に貯蔵されたデ ータの値が一致する時にパルス信号を第2レベルから第 1レベルに遷移させ、パルス信号が第2レベルから第1 レベルに遷移される時、スイッチをスイッチーオフさせ るためのスイッチ非活性化信号を出力するスイッチ非活 性化手段をさらに備えている。

12

【0039】この特徴において、復元手段は第1データ 伝送端子を通じてパルス信号を受け入れ、パルス信号に 対応されるデータの値に変換するための第1デコーダ と、第2データ伝送端子を通じて相補信号を受け入れ相 補信号に対応されるデータの値に変換するための第2デ コーダと、変換されたデータの値が一致する時、第2パ ルス幅からデータを復元し、そして、パルス信号が有効 な信号として受信されたかの可否を示すアクナリジ信号 を端子中、一つを通じて出力する第2データ処理手段と を含む。

【0040】この特徴において、第1デコーダーは、単位パルス信号に同期されるようにクロック信号を分周するための第2分周手段と、パルス信号に応答して第2分周手段により分周されたクロック信号によりカウント動作を始める第2カウンターとを備え、第2カウンターは、パルス信号が第1レベルから第2レベルに遷移される時に活性化され、また、パルス信号が第2レベルから第1レベルに遷移される時に非活性化され、第2カウンターが非活性化される時、最終的にカウントされた値を貯蔵するための第2貯蔵手段をさらに備えている。

【0041】この特徴において、第2デコーダーは、単位パルス信号に同期されるようにクロック信号を分周するための第3分周手段と、相補信号に応答して第3分周手段により分周されたクロック信号によりカウント動作を始める第3カウンターとを備え、第3カウンターは、相補信号が第2レベルから第1レベルに遷移される時に活性化され、また、相補信号が第1レベルから第2レベルに遷移される時に非活性化され、第3カウンターが非活性化される時、最終的にカウントされた値を貯蔵するための第3貯蔵手段をさらに備えている。

【0042】この特徴において、アクナリジ信号はパルスに出力される。

【0043】本発明の他の特徴によると、データを処理

するためのデータ処理部と、処理されたデータを単一のパルス信号及びその相補的な信号に変換するための変換部と、単一のパルス信号を出力する第1データ伝送端子と、相補信号を出力する第2データ伝送端子とを具備し、単一のパルス信号の幅は送信開示を表示する第1パルス幅とデータの絶対値に対応される第2パルス幅を持つ。

【0044】本発明の他の特徴によると、送信開示を表示する第1パルス幅と送信されるデータの絶対値に対応される第2パルス幅を持つ単一のパルス信号に変換されたデータを受け入れるための第1データ受信端子と、パルス信号の相補的な信号を受け入れるための第2データ受信端子と、第2パルス幅からデータを復元するための復元部と、復元されたデータを処理するためのデータ処理部とを含む。

【0045】本発明の他の特徴によると、第1データ端子と、第2データ端子と、データをそのデータ値に対応するパルス幅を持つ単一のパルス信号及びその相補的な信号に変換して第1及び第2データ端子を通じて出力する変換部と、第1及び第2データ端子を通じて単一のパルス信号及び相補的な信号を各々受け入れ、単一のパルス信号のパルス幅に対応するデータに復元するための復元部と、復元されたデータ及び伝送されたデータを処理するためのデータ処理部とを含み、復元されたデータは送信開示を表示する第1パルス幅とデータの絶対値に対応される第2パルス幅を持つ。

【0046】本発明の他の特徴によると、第1及び第2 データ伝送端子を具備したデータ送信回路のデータ送信 方法において、並列のデータを発生する段階と、並列の データをそのデータの値に対応されるパルス幅を持つ単 ーのパルス信号に変換する段階と、パルス信号の相補的 な信号に出力する段階と、パルス信号及びその相補的な 信号を第1及び第2データ伝送端子を通じて同時に出力 する段階とを含むことを特徴とする。

【0047】この特徴において、変換段階は、データの 伝送有無を判別する段階と、判別段階の結果として伝送 するデータがない時、判別段階を再遂行する段階と、判 別段階の結果として伝送するデータがある時、データの 値に対応されるパルス幅を計算する段階と、計算された 幅のパルス信号を発生する段階とを含むことを特徴とす る。

【0048】この特徴において、パルス信号を発生する 段階は、計算されたパルス幅に該当するデュレーション が経過したかの可否を判別する段階と、判別段階の結果 として該当するデュレーションが経過しなかった場合、 パルス発生段階に進行する段階と、判別段階の結果とし て該当するデュレーションが経過した場合、パルス信号 の発生を中断する段階とを含むことを特徴とする。

【0049】この特徴において、パルス信号及びその相補信号が正確に伝送されたことを知らせるアクナリジ信

号が受信されたかの可否を判別する段階を付加的に含んで、判別段階の結果として受信されなかった場合、パルス発生段階に進行する段階及び判別段階の結果として受信された場合、データの伝送有無を判別する段階に進行

する段階を遂行することを特徴とする。

【0050】本発明の他の特徴によると、第1及び第2データ伝送端子を具備したデータ受信回路のデータ受信 方法において、データの送信開示を表示する第1パルス幅とデータの絶対値に対応される第2パルス幅を持つ単一のパルス信号及びその相補信号を第1及び第2データ伝送端子を通じて同時に受信する段階及び、第2パルス幅からデータを復元する段階を含む。

【0051】この特徴において、受信段階は、データ伝送開示を知らせる信号が検出されたかの可否を判別する 段階と、判別段階で伝送開示信号が検出されなかった場合、判別段階に進行する段階と、判別段階で伝送開示信号が検出された場合、パルス信号及びその相補信号を受信する段階と、受信されたパルス信号及びその相補信号を受信する段階と、受信されたかの可否を判別する段階と、判別段階の結果として伝送終了の情報が受信されたかった場合、受信段階に進行する段階と、判別段階の結果として伝送終了の情報が受信された場合、復元段階に進行する段階とを含むことを特徴とする。

【0052】この特徴において、復元段階は、パルス信号及びその相補信号のパルス幅を計算する段階と、パルス信号の幅と相補信号の幅が同一であるかを判別する段階と、判別段階の結果として同一する場合、パルス信号あるいは相補信号をデータに再生する段階と、パルス信号が有効する信号として伝送されたことを知らせるアクナリジ信号を発生する段階と、判別段階の結果として同一ではない場合、パルス信号をエラー処理して終了する段階とを含むことを特徴とする。

【0053】本発明の他の特徴によると、第1及び第2 データ伝送端子を備えたデータ送受信回路のデータ送受 信方法において、データを発生する段階と、データをそ のデータの値に対応されるパルス幅を持つ単一のパルス 信号に変換する段階と、パルス信号の相補的な信号に出 力する段階と、パルス信号及びその相補的な信号を第1 及び第2データ伝送端子を通じて同時に出力する段階

40 と、第1及び第2データ伝送端子を通じてパルス信号及びその相補的な信号を受信する段階と、受信されたパルス信号及び相補信号中、一つを第2パルス幅からデータに復元する段階とを含むことを特徴とする。

【0054】このような回路及び方法により、送信しようとするデータをパルス信号のデュレーションで表示することができる。

[0055]

【発明の実施の形態】以下、本発明の実施形態を図1~ 図10を用いて詳細に説明する。

50 【0056】図5及び図6を参照すると、本発明の好ま

しい実施形態としてのデータ送受信回路のデータ送信回 路100及びデータ受信回路120を具備しており、こ のデータ送信回路100は伝送しようとする並列のデー タをこのデータ値に対応する単一のパルス信号PDat a 及びその相補的な信号 P D a t a に変換し、パルス信 号PData及びその相補的な信号PDataをデータ 受信回路120に送信する機能を持つ。パルス信号PD ataはデータの送信開始を表示する第1パルス幅DO とデータの絶対値に対応される第2パルス幅SUdを持 つ。第2パルス幅SUdは1のデータ値を表示する単位 パルス信号Udに倍数的に比例するデュレーションを持 つ。第1パルス幅DOは単位パルス信号Udの幅と同一 としたり相違させたりすることができる。そして、本発 明のデータ送受信回路はあるいはデータ受信回路120 を具備している。このデータ受信回路120はパルス信 号PData及びその相補的な信号PDataを受信 し、第2パルスの幅SUdから並列のデータを復元す る。そして、本発明によるデータ送受信回路はデータ伝 送する時、発生されるEMI放射を減少されることがで きるし、データが本来の値で伝送されたかの可否を確認 する過程が簡単に早くなる。それと共に、データ送受信 回路100及び120を簡単なハードウェア構成で早く て簡便なエラー検出機能を持つように設計することがで きるので、高集積可能なデータ送受信回路が提供され

【0057】図1は本発明によるデータ送受信回路の接続関係を示すブロック図である。図2は本発明による伝送データのパルス信号及びその相補信号の波形を示す図面であり、図3は図1のデータラインDLを通じて伝送されるパルス信号の構成を示す図面である。そして、図4は本発明の好ましい実施形態による各データを表示するパルス信号の長さを示す図面である。

【0058】図1を参照すると、データ送受信回路100及び120は各々第1データ伝送端子(first data transfer terminal)T1及びT3と第2データに伝送端子(second data transfer terminal)T2及びT4を持ち、各々対応される端子T1及びT3、T2及びT4は第1データラインDLと第2データラインDLを通じて連結されている。データ送信回路100は第1データラインDLを通じて単一パルス信号PDataをデータ受信回路120に伝送し、そして、第2データラインDLを通じてパルス信号PDataの相補的な信号PDataを回路120に伝送する。データ送信回路100及びデータ受信回路120に対した説明は以後上述された図5及び図6を通じて説明される。

【0059】図2を参照すると、符号10は論理的にハイレベル (logic high level) の位置であり、符号20 は論理的にローレベル (logic low level) の位置である。論理的にハイレベルの位置にある符号30及び40はデータ送信が遂行されなかった時を示し、論理的にロ

ーレベルの位置にある符号 7 はデータ送信が遂行される時を示す。この時、符号 5 0, すなわち、第 1 データラインDLの下降エッジ(falling edge)はデータ送信始めを意味し、符号 6 0, すなわち、第 1 データラインDLの上昇エッジ(rising edge)はデータ送信終了を意味する。言い換えれば、実質的に送信されるデータは符号 7 0 の区間に該当し、その区間に対応されるローレベルの長さとして表示される。そして、第 2 データラインDLは第 1 データラインDLの位相が反転されたことである。ただし、第 2 データラインDLの実質的なデータが送信される区間は論理的にハイレベルの符号 8 0 に該当する。

【0060】図3を参照すると、参照記号D0はデー タ'0'を示す第1パルス幅(firstpulse duration) を表示する。参照記号 S U d はデータ 1 を表示する単位 パルス信号 (unit pulse signal:Ud) の合成された信号 SUdを示す第2パルス幅 (second pulse duration) を表示する。ここで、第1パルス幅D0は第2パルス幅 Udと同一としたり、相違させても関係ない。よく知ら れている事実であるが、第2データラインDL上のパル ス信号は図3の位相が反転されたものと同一のパルスデ ュレーション (pulse duration) を持つ。図4に図示さ れたように、データ'0'は第1パルス幅D0で表現さ れ、余りのデータ1~n(ここで、nは定数)も第1パ ルス幅D0にデータに各々対応される単位パルス信号U dが付加されて表現される。ここで、第1パルス幅DO は第2パルス幅と同一なデュレーションで表示されてい る。言い換えれば、送信しようとするデータの値が0で ある時、第2パルス幅SUdは0であり、そして、第1 パルス幅DOは単位パルス信号Udの幅と同一である。 又、第1パルスD0と単位パルス信号Udは同一の位相 を持つが、互いに相反する位相で表現されることはこの 分野の知識を習得した人々に自明である。

【0061】図5を参照すると、本発明の好ましい実施形態によるデータ送信回路の構成を示すプロック図が図示されている。データ送信回路100は送信しようとするデータをパルス信号PData及びその相補的な信号PDataに変換し、そして、信号PData及びPDataを対応する第1及び第2データ伝送端子T1及びT2に出力する。ここで、送信しようとするデータはデータ送信回路100の外部から印加され、並列にあるいは直列に伝送される。

【0062】パルス信号PData及びその相補的な信号PDataはデータの送信開始を表示する第1パルス幅D0とデータの絶対値に比例する第2パルス幅SUdを持つ。例えば、送信しようとするデータの値が5であり、1のデータを表示する単位パルス信号Udのデュレーションが100nsであり、第1パルスD0のデュレーションが200nsとすると、パルス信号PDataは第1パルスD0のデュレーション200nsと送信し

ようとするデータの値に該当するデュレーション(100ns×5)を持つ。すなわち、パルス信号PDataのデュレーションは700nsを持つ。そして、第1パルス幅D0は第2のパルス幅SUdが0である時、データ0を示す。共に、第1のパルス幅D0が送信しようとするデータに付加されるのは、受信側からパルス信号PDataが安定に受信されるようにするためである。

【0063】データ送信回路100はデータ処理部140, エンコーダ160, バッファー180及びクロック発生部200を含む。データ処理部140はプロセッサー220とメモリ240で構成され、外部から印加されるデータDを受け入れデータDの値に第1パルスD0のデュレーションを持つデータ(好ましい実施形態の場合、0)の値を付加された送信データTDを出力する。そして、プロセッサー220は送信が完了された後、受信側から送信データTDが有効なデータから送信されたかを知らせるアクナリジ信号(acknowledge signal)が受信されたかを検出してパルス信号PData及びその相補的な信号PDataの再伝送可否を決定する。そして、メモリ240はプロセッサー220の処理プログラム及び伝送データを貯蔵する。

【0064】エンコーダ160はクロック発生器 (clock generator) 200から供給されるクロック信号CL K1及び送信データTDを受け入れ、送信データTDを単一のパルス信号PDataに符号化する。エンコーダ160は制御信号発生部 (control signal generating section) 260及びパルス発生部 (pulse generating section) 280で構成される。そして、パルス発生部280は分周器 (divider) 300,スイッチ (switch) 320、カウンター (counter) 340、レジスター (register) 360,比較器 (comparator) 380,そして、スイッチ非活性化部 (switch disable section) 400で構成される。

【0065】制御信号発生部260は、データ処理部140から送信データTDが印加される時、スイッチ320をスイッチーオンさせるための第1制御信号SWEとカウンター340を初期化させるための第2制御信号(Reset)を発生する。分周器300はクロック信号CLK1を受け入れ、単位パルス幅Udに同期されるようにクロック信号CLK1を分周する。このような動作は送受信側の通信速度を合わせるためのものである。すなわち、送信側のクロック周波数と受信側のクロック周波数が一致しない場合、単位パルス幅Udに両側の分周信号(divided clock)を同期させることにより円滑な通信が保障されることができる。

【0066】カウンター340は第2制御信号Resetにより初期化される。以後、カウンター340は第1制御信号SWEにより活性化されるスイッチ320を通じて供給されるクロック信号DCLK1に同期され、カウント動作を始める。レジスター360はデータ処理部

140から提供される送信データTDを貯蔵する。そして、比較器380はカウンター340がカウント動作を始める時、図7に図示されたように、ハイレベルからローレベルに遷移されるパルス信号PDataを出力する。以後、比較器380はカウンター340によりカウントされた値とレジスター360に貯蔵された送信データTDの値を比較し、二つのデータの値が一致する時、パルス信号PDataの発生を中止する。すなわち、ローレベルのパルス信号PDataはハイレベルに遷移される。

18

【0067】続いて、スイッチ非活性化部400はパルス信号PDataがローレベルからハイレベルに遷移される時、スイッチ320をスイッチーオフさせるための信号SWDを発生する。従って、スイッチ320がスイッチーオフされると、スイッチ320を通じてカウンター340に供給されたクロック信号DCLK1が遮断され、その結果比較器380からパルス信号PDataが出力されないことになる。そして、出力部180はエンコーダ160から出力されるパルス信号PDataを受け入れ、パルス信号PData及びその相補的な信号PDataを第1及び第2データ伝送端子T1及びT2に同時に出力する。出力部180は一つのインバーターIV1と一つのバッファーB1で構成される。

【0068】図6を参照すると、本発明の好ましい実施 形態によるデータ受信回路の構成を示すプロック図が図 示されている。データ受信回路120は第1及び第2の データラインDL及びDLを通じて伝送されたパルス信 号PData及びその相補的な信号PDataを第1及 び第2データ伝送端子T3及びT4を通じて受信し、そ して、第2パルスSUdの幅から送信データTDを復元 する。そして、データ受信回路120は二つの信号PD ata及びPDataに対応されるデータの値を比較し て受信されたパルス信号PDataが有効な信号 (vali d signal) として受信されたかを判断する。続いて、有 効な信号として受信された場合、データ受信回路120 は送信部100にパルス信号PDataが有効な信号、 すなわち、ノイズが含まれない信号として伝送されたか を知らせるためのアクナリジ信号 (acknowledge signa 1)を第1データ伝送端子T3あるいは第2データ伝送 端子T4中、一つ(例えば、第1データラインDL)を 通じて伝送する。

【0069】データ受信回路120は第1及び第2デコーダー420及び420a、データ処理部440,そして、クロック発生器460を含む。第1デコーダ420は第1データラインDLにより伝送されたパルス信号Pdataを第1データ伝送端子T3を通じて受け入れ、パルス信号Pdataに対応されるデータの値で変換する。そして、第2デコーダは420aは第2データラインDLにより伝送されたパルス信号PDataの相補的な信号PDataを第2データ伝送端子T4を通じて受

け入れ、パルス信号PDataの相補的な信号PDat aに対応されるデータの値で変換する。第1デコーダ4 20は分周器480、カウンター500、そしてレジス ター520で構成される。分周器480はデータ送信回 路100のそれと同一な目的のために使用されるので、 ここではそれに対した説明を省略する。

【0070】カウンター500はパルス信号PData により制御される。例えば、パルス信号PDataが伝 送される第1データラインDLのレベルがハイレベルか ちローレベルに遷移される時、すなわち、伝送開示を知 らせる情報が印加される時、カウンター500は初期化 される。そして、カウンター500は分周期480によ り分周されたクロック信号DCLK2により順次的にカ ウント動作を始める。以後、パルス信号PDataがロ ーレベルからハイレベルに、すなわち、伝送終了を知ら せる情報が印加される時、カウンター500は非活性化 され、カウンター500により最終的にカウントされた 値RD1はレジスター520に貯蔵される。第2デコー ダ420aも第1デコーダ420と同一の構成を持つの で、便宜上それに対した図面及び説明はここでは省略さ れる。第2デコーダ420aも前記の一連の動作を遂行 してパルス信号PDataの相補的な信号PDataに 該当するデータの値RD2を計算するようになる。

【0071】データ処理部440はプロセッサー540 及びメモリ560で構成され、第1及び第2デコーダ4 20及び420aにより計算されたデータの値RD1及 びRD2を比較して受信されたパルス信号PDatab るいは相補信号PDataが有効な信号として受信され たかを判断するようになる。万一、有効な信号として判 断される場合、図8に図示されたように、データ処理部 440は第2パルスSUdの幅から送信データTDを復 元し、そして、有効な信号として受信されたことを知ら せるアクナリジ信号 (acknowledge signal) を発生す る。図8で、アクナリジ信号が発生されない以前に一定 時間の間、ハイレベルに維持される区間はプロセッサー 440で判断することにかかる時間を示す。これと反対 に、判断結果として有効な信号ではない場合、受信され たパルス信号PDataはエラーとして処理される。ア クナリジ信号が発生されない場合、データ送信回路10 Oはパルス信号PDataを再伝送するようになる。

【0072】図9は本発明の好ましい実施形態による送 信方法を示す流れ図である。本発明による送信方法につ いて参照図面を用いて以下に説明する。

【0073】パワーがオンされるにより送信が始まる と、まず、段階S1から送信されるデータが存在するか の可否が判断される(S2)。送信するデータが存在し ない場合、続いて段階S1を再遂行するようになる。こ れと反対に、送信するデータが存在する場合、次の段階 S3から送信するデータの値に対応するパルス幅を計算 データ処理部140により遂行される。パルス幅に対す る計算は次のようである。送信するデータの値が2であ り、第1パルスD0のデュレーションが500nsであ り、単位パルス信号Udのデュレーションが100ns である時、第2のパルス幅SUdは単位パルス信号Ud の2倍に該当するデュレーション200nsを持つ。そ して、第2のパルス幅SUdに第1パルス幅DOを付加 することにより送信するデータに対するパルス幅 (例え ば、700nsのデュレーション)が計算される。

【0074】送信するデータに対応するパルス幅が計算 された後、計算された幅のパルス信号PData及びそ の相補信号PPata を発生する段階S4が遂行さ れ、以後、段階S5で計算されたデュレーションが経過 したかを判断するようになる。万一、計算されたデュレ ーションが経過しなかった場合、続いてパルス発生段階 S4を遂行する。反面、計算されたデュレーションと実 際に測定されたデュレーションが一致する場合、次の段 階S6からパルス信号PData及び相補信号PDat aの発生を中断するようになる。このような一連の段階 S4~S6はデータ送信回路100のエンコーダ160 及び出力部180で遂行される。これに対応する動作は 図5に関連された説明を参照されたい。

【0075】以後、データ送信回路100は受信側から パルス信号PDataが有効な信号として送信されたか を知らせるためのアクナリジ信号 (acknowledge signa 1) が受信されたかを判別するようになる。万一、受信 側のプロセッサー540が判別する時間が経過した後、 受信されるアクナリジ信号 (acknowlege signal) がな い場合、データ送信回路100はパルス信号PData がエラー処理されたと判断してパルス発生段階S4を再 遂行するによりエラーが発生されたパルス信号PDat aに対した再伝送動作が遂行される。

【0076】このように、データ送信回路100の送信 方法によると、送信するデータを一つの単位パルス信号 Udの合成された信号SUdで表現される単一パルス信 号PData及びその相補的な信号PDataに変換し て送信することができる。このような送信方法は従来デ ータ伝送方法で発生されたEMI放射を減少させること ができる。

40 【0077】図10は本発明の好ましい実施形態による 受信方法を示す流れ図である。本発明による受信方法に ついて参照図面を用いて以下に説明する。図9で説明し たように、データ送信回路100で送信データTDをパ ルス信号PData及びその相補的な信号PDataに 変換して送信するようになると、データ受信回路120 はパルス信号PData及びその相補信号PDataを 受信して本来のデータに復元するようになる。便宜上、 データ受信回路120の第1デコーダ420に関連され た動作が以後説明されるが、第2デコーダ420aも同 するようになる。このような一連の段階S2及びS3は 50 一な過程で遂行されることができることはよく知られて

いるので、それに対する説明は省略する。

【0078】まず、段階S11は第1データ伝送端子T 3を通じてデータ伝送開始を知らせる信号、すなわち、 データ0を表現するデュレーションを持つ第1パルスD 0 (単位パルス信号Udのデュレーションと同一であっ たり、相違させたりすることができる)が検出されるか の可否を判別するようになる。 言い換えれば、第1デー タ伝送端子T3のデータラインDLがデータ伝送のない 時のレベル (例えば、ハイレベル) でデータ伝送のある 時のレベル (例えば、ローレベル) に遷移されるかを検 出されるようになる。データ伝送開始を知らせる信号が 検出されると、次の段階S12でパルス信号PData が受信される。このような一連の段階S11及びS12 は第1デコーダ420の分周器480及びカウンター5 00により遂行される。便宜上、これに対する動作説明 は図6のそれを参照されたい。カウンター500はデー タラインDLのレベルがハイレベルからローレベルに遷 移される時、すなわち、パルス信号PDataが伝送さ れる時、初期化され、分周器480から供給される分周 されたクロック信号DCLK2に応答して次第にカウン ト動作を始める。

【007-9】そして、以後の段階S13で伝送終了情報 が受信されたかの可否が検出される。すなわち、データ ラインDLのレベルがローレベルからハイレベルに遷移 されたかを検出するようになる。伝送終了情報が受信さ れなかった場合、続いてパルス信号PDataを受信す るようになる。これと反対に、伝送終了情報が受信され ると、受信されたパルス信号PDataに対応されるデ 一夕の値RD1を計算するようになる。このような一連 の段階S13及びS14も分周器480及びカウンター 500で遂行される。すなわち、パルス信号PData がローレベルからハイレベルに遷移される時、カウンタ 一500は非活性化される。そして、最終的にカウント された値はレジスター520に貯蔵される。これで、受 信されたパルス信号PDataの幅に対応されるデータ の値が計算される。それに、説明されたように、このよ うな一連の動作はパルス信号PDataの相補的な信号 PDataを受信する場合にも同一に遂行され、その結 果として相補信号PDataの幅に対応されるデータの 値RD2が第2デコーダ420aで計算される。

【0080】以後、続く段階S15でパルス信号PDa taの幅と相補信号PDataの幅が同一であるかを判 別するようになる。二つの信号PData及びPDat aの幅、すなわち、対応されるデータの値RD1及びR D2が一致する場合、それらうちの一つのデータの値か ら第1パルス幅D0を除くことにより本来伝送しようと するデータを再生するようになる。そして、伝送された パルス信号が有効な信号として受信されたことを知らせ るためのアクナリジ信号 (acknowledge signal) を発生

ータ送信回路100に伝送するようになる。これで、デ ータ送信回路100のプロセッサー220はアクナリジ 信号 (acknowledge signal) を感知して次のデータ伝送 のための準備を遂行するようになる。反面、二つの信号 PData及びPDataの幅、すなわち、対応される データの値RD1及びRD2が一致しない場合、受信さ れたパルス信号PDataはエラー処理されるので、ア クナリジ信号を発生しないようになる。これで、データ 送信回路100のプロセッサー220はアクナリジ信号 (acknowledge signal) が受信されなかったので、デー タに対して再伝送する。このような一連の動作はデータ 受信回路120のプロセッサー540により遂行され

【0081】このような方法により、データ送信回路1 00は伝送するためのデータを第1パルス幅D0と第2 パルス幅SUdに変換した単一のパルス信号PData 及びその相補的な信号PDataをデータ受信回路12 0に伝送することができる。そして、データ受信回路1 20はパルス信号PData及びその相補的な信号PD a t a を受信してデータを復元するようになる。結局、 単一のパルス信号PDataにデータを送受信するによ り、従来のデータ伝送する時、クロック及びデータの遷 移により発生されるEMI放射を減少させることができ る。そして、データ受信回路120は信号PData及 びPDataの幅を簡単に比較してエラー可否を検出す るにより、従来のデータ送受信方法に比べてエラー検出 が容易である。このように、容易なエラー検出を遂行す るためのハードウェア構成が簡単であるので、データ送 受信回路は、それが集積回路で具現される時、高集積さ 30 れることができる。

【0082】既に、説明された図1のデータ送受信回路 はデータ送信回路100とデータ受信回路120で構成 されたが、この分野の通常的な知識を習得した人々に知 られているように、データ送受信回路は送信用、受信 用、そして送受信兼用で区分されることができる。理解 に役に立つために、図1のデータ送受信回路が送信用と 受信用として各々図示された。しかし、本発明の技術的 思想や概念は送受信兼用にも適用されることができる し、そして、それらが一つのチップ (on chip) で集積 され、データ送受信用インターフェース (interface) として利用されることができるのはこの分野の通常的な 知識を習得した人々に自明である。

#### [0083]

【発明の効果】上述したように、本発明によるデータ送 受信用集積回路及びそれの方法は、データを単一のパル ス信号PData及びその相補的な信号PDataに送 受信するにより、データ伝送する時、発生されるEMI 放射を減少させることができるし、また、送受信される データのエラー検出が容易な利点を持っている。それ してデータラインDL及びDLのうちの一つを通じてデ 50 に、本発明によると、高集積できるデータ送受信回路を

提供することができる。

#### 【図面の簡単な説明】

【図1】 本発明によるデータ送受信回路の接続関係を 示すブロック図である。

【図2】 本発明による伝送データを表示するパルス信 号及びその相補的な信号の波形を示す波形図である。

【図3】 図1のデータライン(DL)を通じて伝送さ れるパルス信号の構成を示す図面である。

【図4】 本発明の好ましい実施形態による各データを 表示するパルス信号の長さを示す図面である。

【図5】 本発明の好ましい実施形態によるデータ送信 回路の構成を示すブロック図である。

【図6】 本発明の好ましい実施形態によるデータ受信 回路の構成を示すブロック図である。

【図7】 図5のデータ送信回路から出力されるパルス 信号及びその相補信号の波形を示す図面である。

【図8】 図6のデータ受信回路の入力信号の波形と入 力されたパルス信号にエラー処理されなかった時、発生 されるアクナリジ信号を示す図面である。

【図9】 本発明の好ましい実施形態による送信方法を 20 420, 420 a デコーダー 示す流れ図である。

【図10】本発明の好ましい実施形態による受信方法を 示す流れ図である。

#### 【符号の説明】

100 データ送信回路

120 データ受信回路

140,440 データ処理部

160 エンコーダ

180 バッファー

200,460 クロック発生器

10 220, 540 プロセッサー

240,560 メモリ

260 制御信号発生器

280 パルス発生器

300,480 分周器

320 スイッチ


340,500 カウンター


360, 520 レジスター

380 比較器


400 スイッチ非活性化部


### 【図1】






【図2】






【図5】



【図6】

120 420 480 500 CLK2 クロック発生器 **PData** 分陶器 カウンター PData 520 540 レジスター プロセッサ 第1デコーダー 560 RD2 第2デコーダー メモリ PData 420 a



【図10】

